⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A) 平3-138972

⑤Int. Cl. 5H 01 L 27/04 21/82 識別記号 庁内整理番号

@公開 平成3年(1991)6月13日

A 7514-5F

8225-5F H 01 L 21/82

P

審査請求 未請求 請求項の数 1

(全4頁)

**②発明の名称** 集積回路装置

②特 願 平1-276501

**20**出 願 平1(1989)10月24日

烟発 明 者 金 杉

昭徳

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

個代 理 人 弁理士 井桁 貞一

#### 明細書

#### 1. 発明の名称

#### 集積回路装置

#### 2. 特許請求の範囲

ウェハ上に配設されたI/O セルとパッドとを有 し、

該1/0 セルは内部回路とパッド間に接続される ものであり。

該パッドは外部導出電極であって複数個の1/0 セルに隣接して配置され、該パッドの数は1/0 セルの数より多く、該パッドの面積はパッドを用途 別に分類したしたとき機能上必要とする面積が最小であるパッドの面積と同じであり、該パッドは 用途に応じて1個又は複数個が1個の1/0 セルに接続されていることを特徴とする集積回路装置。

#### 3. 発明の詳細な説明

# 〔長要〕

集積回路装置、特にウエハ集積回路を構成する

集積回路ブロック上のパッドに関し.

集積回路プロック上に形成するパッドの構成と 配置を適正化することにより集積回路プロックを 小型化することを目的とし、

ウエハ上に配設されたI/O セルとパッドとを有し、該I/O セルは内部回路とパッド間に接続されるものであり、該パッドは外部導出電極であって複数個のI/O セルに隣接して配置され、該パッドの数はI/O セルの数より多く、該パッドの面積はパッドを用途別に分類したしたとき機能上必要とする面積が最小であるパッドの面積と同じであり、該パッドは用途に応じて1個又は複数個が1個のI/O セルに接続されているように構成する。

## (産業上の利用分野)

. 本発明は集積回路装置。特にウエハ集積回路を 構成する集積回路ブロック上のパッドに関する。

近年,半導体装置の大規模化にともないウェハ 集積回路が検討されるようになり,本発明は特に ウェハ集積回路を構成する集積回路プロック上に 形成するパッドの構成と配置に適用でき、集積回 路ブロックの小型化に有効である。

#### 〔従来の技術〕

ウエハ集積回路は、一枚の半導体ウエハ上に複数個の集積回路プロックを形成し、これらの集積回路プロックを個々に切り離さないで相互配線を行って製造されている。

第2図は従来の集積回路プロック内のパッドと 1/0 セルの配置の一部を示す平面図である。

図において、1はI/O セルで、1Aは入力用I/O セル、1Bは電源用I/O セル、1Cは入力用I/O セル、 1Dは出力用I/O セルであり、

2 はパッドで、2Aは入力パッド、2Bは電源パッド、2Cは入力パッド、2Dは出力パッドである。

通常の集積回路ブロック内には、I/O セル1とパッド2は同数であり、I/O セル1とパッド2は1対1に対応し、パッド2は集積回路ブロックの周囲に電源も、出力も、入力もすべて同じ面積を持って、それぞれのI/O セルに対応して配置され

機能上必要とする面積が最小であるパッドの面積 と同じであり、該パッドは用途に応じて1個又は 複数個が1個のI/O セルに接続されている集積回 路装置により達成される。

#### 〔作用〕

本発明は、集積回路ブロックのパッドとして、 従来のパッドより小さい面積のパッドを1/0 セルの数より多く配置し、それらを用途に応じて1個 又は2個以上接続して使用することにより、大面積を必要とする電源及び出力パッドは従来どおり の面積を確保しつつ、入力パッドの面積を縮小化することにより、集積回路ブロックの面積を小さくするようにしたものである。

#### 〔実施例〕

第1図は本発明の一実施例による集積回路プロック内のパッドとI/O セルの配置の一部を示す平面図である。

図において、1はI/O セルで、1Aは入力用I/O

ていた。従って、それらの面積は一番大きい電源 パッドに合わされていた。

### (発明が解決しようとする課題)

従来のウェハ集積回路は、従来例のような通常の集積回路ブロックを搭載していた。このため必要以上に大きな面積をパッドに割り当てる必要があり、従って搭載する集積回路ブロックの小型化を困難にしていた。

本発明は集積回路ブロック上に形成するパッド の構成と配置を適正化することにより集積回路プロックを小型化することを目的とする。

#### 〔課題を解決するための手段〕

上記課題の解決は、ウエハ上に配設されたI/0 セルとパッドとを有し、該I/0 セルは内部回路と パッド間に接続されるものであり、該パッドは外 部導出電極であって複数個のI/0 セルに隣接して 配置され、該パッドの数はI/0 セルの数より多く、 該パッドの面積はパッドを用途別に分類したとき

セル、18は電源用I/O セル、1Cは入力用I/O セル、 1Dは出力用I/O セルであり、

3 はパッドで、I/O セルに対して2個ずつ対応して集積回路ブロックの周囲に配置され、3Aは入力パッド、3B、3C、3D、3Eは相互に接続されて電源パッド、3Fは入力パッド、3G、3Hは相互に接続されて出力パッドを構成している。

実施例の集積回路プロック内には、パッド3は I/O セル1の数の2倍の数が用意され、入力用 I/O セルには1個のパッドが接続され、電源等大面積を必要とするI/O セルには複数のパッドが接続される。

これにより、全体として最小限度のパッド面積 で同等の機能が保証されるので、集積回路ブロッ クの小型化が可能になる。

なお、図示されていないが、各I/O セルは集積 回路装置の内部回路に接続されている。

実施例では、パッド数を1/0 セル数の2倍にしたが、この倍数に限らなくてもよい。

又、実施例ではウエハ集積回路を構成する集積

# 特開平3-138972 (3)

回路ブロックについて説明したが、通常の集積回 第4図(3)、(4)は電源用I/0 セルで、一般にI/0 効果は同等である。

第3図は集積回路ブロックの全体の配置の一例 を示す平面図である。

図は通常のマイクロプロセッサで、4は内部メ モリであり、メモリ管理ユニット5は外部メモリ からのデータを演算団路6に送るタイミングを制 御するものであり、レジスタ3は演算回路6との 間で一時データを記憶する高速メモリであり、制 御回路9はマイクロプロセッサ内のデータのやり とりのタイミングを制御するものであり、7はパ スインターフェイスである。

第4図(1)~(4)は一般的な各1/0 セルの回路図で ある.

第 4 図(1)は入力用 1/0 セルで, 基本的には図の ような増幅回路である。この他に,実際には保護 回路やレベル変換回路が入る。

第4図(2)は出力用1/0 セルで、基本的には入力 セルと逆向きになる。

を示す平面図,

第4図(1)~(4)は一般的な各1/0 セルの回路図で ある。

図において、

1は1/0 セル,

14は入力用1/0 セル,

18は電源用1/0 セル,

10は入力用1/0 セル,

10は出力用!/0 セル.

3はパッド.

3Aは入力パッド,

◆B, 3C, 3D, 3Eは相互に接続されて電源パッド, **3Fは入力パッド**,

3G, 3Hは相互に接続されて出力パッド である.

代理人 弁理士 井桁貞



路装置に適用しても発明の構成、作用から考えて セルの上には電源ラインVュュ。 Vォォが通っており、 電源パッドは第4図(4)のようにこれらの電源ライ ンに接続される。従って,電源用1/0 セルはその 領域にトランジスタ等が準備されていても潰され ることが多い。

#### 〔発明の効果〕


以上説明したように本発明によれば、集積回路 ブロック上に形成するパッドの構成と配置を適正 化することにより集積回路プロックを小型化する ことができた。


#### 4. 図面の簡単な説明

第1団は本発明の一実施例による集積回路プロ ック内のパッドと1/0 セルの配置の一部を示す平 面図.


第2図は従来の集積回路ブロック内のパッドと 1/0 セルの配置の一部を示す平面図。

第3図は集積回路ブロックの全体の配置の一例






従来例の平面図 2 2



集積回路ブロックの一例を示す平面図 第 3 図



汉

PAT-NO: JP403138972A

DOCUMENT-IDENTIFIER: JP 03138972 A

TITLE: INTEGRATED CIRCUIT DEVICE

PUBN-DATE: June 13, 1991

INVENTOR-INFORMATION:

NAME

KANASUGI, AKINORI

ASSIGNEE-INFORMATION:

NAME
FUJITSU LTD

COUNTRY
N/A

APPL-NO: JP01276501

APPL-DATE: October 24, 1989

INT-CL (IPC): H01L027/04, H01L021/82

US-CL-CURRENT: 257/203, 257/786

#### ABSTRACT:

PURPOSE: To miniaturize an integrated circuit block by increasing the number of pads over the number of I/O cells, and putting the area of each unit pad to the minimum area required in view of function, and connecting one or more pieces of pads to one I/O cell according to application.

CONSTITUTION: The number of pads 3 is larger than the number of I/O cells 1, and the area of each pad 3A-3H is the same as the area of a pad where the are required in view of function is the minimum, and one or plural pieces are connected to one I/O cell 1 according to application. By

arranging pads of smaller areas, more than the number of I/O cells this way, and connecting one or more pieces of them according to application prior to use, the area of an input pad can be reduced while preserving the traditional areas concerning a power source and an output pad requiring large area, and the area of an integrated circuit block can be made small.

COPYRIGHT: (C) 1991, JPO&Japio